[녹색경제신문 = 정창현 기자] SK하이닉스가 인텔의 첨단 패키징 기술인 EMIB에 대한 검증 작업을 진행 중인 것으로 알려지면서, AI 반도체 시대 패키징 경쟁력 강화 움직임에 관심이 쏠리고 있다. 업계에서는 HBM 성능 경쟁이 메모리 자체를 넘어 패키징 구조와 연결 효율 영역으로 확대되면서, 다양한 첨단 패키징 기술을 선제적으로 검토하려는 흐름이 이어지고 있다는 분석이 나온다.

13일 업계에 따르면, SK하이닉스는 인텔의 EMIB(Embedded Multi-die Interconnect Bridge) 기반 패키징 구조에 대해 호환성과 전력 효율 등을 검토하는 작업을 진행 중이다. 업계에서는 자사 HBM과 시스템반도체를 결합하는 과정에서 EMIB 구조 적용 가능성을 확인하고 있으며, 관련 소재·부품 검토도 병행하는 것으로 보고 있다.

EMIB는 작은 실리콘 브릿지를 기판 내부에 삽입해 칩 간 연결을 구현하는 인텔의 2.5D 패키징 기술이다. 대형 실리콘 인터포저 위에 여러 칩을 올리는 TSMC의 CoWoS와 비교하면 구조와 제조 방식이 다르다. CoWoS가 현재 AI 가속기 시장의 대표적인 첨단 패키징 기술로 자리 잡은 반면, EMIB는 인터포저 사용 범위를 줄여 비용과 설계 효율성을 높일 수 있는 구조로 평가받는다.

시장에서는 이러한 움직임의 배경으로 AI 반도체 시장의 급격한 변화를 꼽는다. 최근 HBM 경쟁력은 단순 메모리 성능뿐 아니라 GPU·ASIC과 어떤 방식으로 연결되고 패키징되는지가 핵심 요소로 부상하고 있다. 이에 따라 메모리 업체들도 패키징 구조에 대한 이해도와 최적화 역량 확보 필요성이 커지고 있다는 평가가 나온다.

다만, 업계에 따르면 SK하이닉스 뿐만 아니라 삼성전자와 마이크론 등 다른 메모리 업체들도 EMIB 기반 패키징의 호환성·전력 효율 등을 검토하고 있는 것으로 알려졌다. 고객사별 요구 조건이 다양해지면서, 메모리 3사 모두 특정 패키징 방식에만 의존하기보다 여러 기술 선택지를 확보하려는 흐름이 강해지는 모양새다.

한편 업계 일각에서는 메모리 업체들이 EMIB 등 다양한 첨단 패키징 기술 검증에 나서는 배경으로, AI 반도체 시장에서 불거진 첨단 패키징 캐파 부족 문제를 꼽기도 한다.

최근 AI 반도체 수요 급증으로 TSMC의 CoWoS 패키징 생산능력이 수요를 따라가지 못하는 상황이 이어지고 있으며, TSMC 역시 오는 2027년까지 패키징 생산능력을 60% 이상 확대하겠다고 밝힌 상태다. 업계에서는 AI 반도체 업체들의 수요 증가 속도가 워낙 빠른 만큼, 메모리 업체들 역시 특정 패키징 생태계에만 의존하기보다 다양한 기술 옵션을 사전에 검토하려는 움직임이 나타나고 있다는 분석이 나온다.

업계 관계자는 “AI 반도체 시장에서는 이제 메모리 자체 성능뿐 아니라 어떤 패키징 구조와 연결 방식을 적용하느냐가 중요한 경쟁 요소가 되고 있다”며 “메모리 업체들이 다양한 패키징 기술을 검토하는 것은 특정 기술 대체라기보다 고객 대응력과 설계 유연성을 높이기 위한 차원으로 볼 필요가 있다”고 말했다.